19日本国特許庁(JP)

⑩特許出願公開

四公開特許公報(A)

昭60-222895

@Int_Cl_4

識別記号

庁内整理番号

❸公開 昭和60年(1985)11月7日

G 09 G 3/20 3/36 7436-5C 7436-5C

審査請求 未請求 発明の数 1 (全7頁)

②特 願 昭59-78320

②出 額 昭59(1984)4月20日

⑫発 明 者 酒 井 重 信 武蔵野市緑町3丁目9番11号 日本電信電話公社武蔵野電 気通信研究所内

⑫発 明 者 皆 川 長 三 郎 武蔵野市緑町3丁目9番11号 日本電信電話公社武蔵野電

気通信研究所内

⑦発 明 者 増 田 清 武蔵野市緑町3丁目9番11号 日本電信電話公社武蔵野電

気通信研究所内 切発 明 者 幸 田 成 人 武蔵野市緑町3丁目9番11号 日本電信電話公社武蔵野電

到通信研究所内

①出 願 人 日本電信電話株式会社 東京都千代田区内幸町1丁目1番6号

砂代 理 人 弁理士 星野 恒司 外1名

un 20 T

- 1. 発明の名称 画像表示装置
- 2. 特許請求の範囲

: ;. '`:

(2) 表示信号をコンデンサに審込む手段として 光、熱、電子線等のエネルギを用いることを特徴 とする特許額求の範囲第(1)項記載の画像表示装置。

(3) 再智込み時に、信号を反転する手段を具備することを特徴とする特許調束の範囲第(1)項また

は第(2)項記敝の画像表示装置。

3. 発明の詳細な説明

(発明の属する分野)

本発明は制御が容易で、かつ、高速競み書きが可能な高機能の画像表示装置に関するものである。
(従来の技術)

特別昭60-222895(2)

DCm の活性・非活性により信号を明・暗の形で表示する。 5 は表示パネル 1 の画案数と同じ m×n ピットのフレームメモリであり、 6 は行選択回路、7 は列選択回路で、フレームメモリ 5 の情報は行選択回路 6、列選択回路 7 により B ピットの情報けつ説み書きが行なわれる。 8 は制御回路、 9.10,11,12 は削御線であり、前記選択回路 2.3,6,7 は削御回路 8 により制御線 9,10,11,12 を介して制御され、 13 は外部入力バスである。

との表示英値になける表示パネルーで表示する表示パタン信号はフレームノモリ5に記憶されている。従って、表示パネルーに表示パタンを表示させるためには、行選択回路2により、行選択級DR1~DRmを順次選択し、その行に対応した表示パタン信号を、順次フレームメモリ5より読み出しずータパス4を介して列選択保持回路3に伝送しなければならない。

通常、表示パネル1 に表示パタンがちらつき無く正常に見えるためには、上記の様に、表示パネル1 の in 画面(1フレーム)分を毎秒 30 回以上

定常的に表示する(リフレッシュ)必要がある。表示パネル1に新たな表示パタンを表示するには、外部入力パス 13 から制御回路 8 を介してフレームメモリ 5 に表示パタン信号を書き込む必要がある。しかし、上述した機に、表示パネル1へのフレームメモリ 5 からデータパス 4 を介して表示パタン信号を定常的に 気送しているため、外部入力パス 13 からの表示パタン情報を時分割でフレームメモリ 5 に 存込む必要があり、制御が複雑に なるとともに、母込みに要する時間も大きいという欠点がある。

第2図は、近年、大面僚表示パネルに採用されているアクティブマトリックス回路を示すもので、20 は MOS トランジスタ、21 は表示 第子である。上記の欠点はこの回路を用いた場合にも適用される。即ち、 MOS トランジスタ 20 は ゲート G に接続した行選択線 DRi が 選択されると ON と な り、表示信号をドレインに接続された列選択線 DCj を介してソース S に伝える。ソース S は表示表子 21 に接続されている。表示信号により表示案子 21 は

似明・暗を表示する。ことで行選択線 DRi.を非選択にすると MOS トランジスタ 20 は OFF となり、表示情報はソース S に一時的に苦えられるが、 客積時間が数 mS と短いため上述と同様にリフレッシュが必要である。

(発明の目的)

本発明は、これらの欠点を除去するため、表示パネルに定常的な記憶機能を付加した画像表示装置を提供しようとするものであり、以下図面について詳細に説明する。

(発明の構成および作用)

第3図(a) は本発明の一実施例の回路図、第3図(b) はタイミング図を示す。

図中、 Tr 11A ~ Trm1A 及び Tr 11B ~ Trm1B は MOS トランシスタ、 C1 1A ~ Cm 1A 及び C1 1B ~ Cm 1B は 表示 累子 で あ り 、 表示 累子 は 両端 に 電圧 を 印 加 す れ ば 活 性 、 印 加 し な け れ ば 非 活 性 と な り 、 明 暗 を 表示 す る。 こ と で は 表示 累子 と し て 液晶 を 想 定 し 説 明 す る。

MOS トランジスタ TrliA, TrliB~TrmlA, TrmlB の

ゲートにはそれぞれ行選択線 DRIA DRIB~DRMA DRMB が、またドレインにはそれぞれ列選択線 DC1A, DC1B が接続されている。表示素子 CliA CliB~CmiA CmiB の一端は MOS トランジスタ TrllA, TrllB~TrmlA, Trm1B のソースに、他端はタイミング線 T1A T1B~ TMA TMB にそれぞれ接続されている。ことで、MOS トランジスタ TrllA 及び表示素子 CllA で画素モル S11A を構成しており、この画案セルがm×n×2 のマトリックスを形成している。また、30~34 は MOS トランジスタでありフリップフロップを形 成している。上記フリップフロップは画案セル化 記憶している情報を読み出し再書込みを行なりゃ ンスアンプであり、 X 、 Y は フリップフロップの クロスカップル端子である。 MOS トランジスタ 30, 31 のゲートにはタイミングパルス øx が、 MOS ト ランジスタ 34 のゲートにはタイミングバルス øg が印加される。 MOS トランジスタ 30 、 31 のドレ インは電源 Vop 化接続され、 MOS トランジスタ 34 のソースは接地されている。 37.38 は比較低圧発 生回路 40-1 から列選択線 DC1A DC1B に比較電圧

Vrelを供給するための MOS トランジスタであり、 ゲートにはそれぞれタイミングパルス ØRB、 ØRA が印加される。 39. 40, 41, 42 は MOS トランジスタ であり、39, 40 のゲートにはタイミングパルス φ_D が、 41. 42 のゲートにはタイミングバルス φ_D' が印加されている。 MOS トランジスタ 39, 41 の ドレインは X K 、 40, 42 の ドレインは Y K それぞ れ接続している。また MOS トランジスタ 39, 12 の ソースは列選択線 DCIA に、 40. 41 の ソースは 列選 択額 DC1B にそれぞれ接続されている。 43,44 は 外部からの母込み・読出しを制御するための MOS トランジスタであり、ゲートにはそれぞれタイミ ングパルス øca, øca が印加され、ドレインはそれぞ れ入出力端子 DIA、DIB に、ソースはそれぞれフリ ップフロップのクロスカップル端子×、、Yに接続 されている。

次に本発明の動作を第 3 図 (a) 及び (b) を 用いて説明 する。なか、 ここで T₁ ~ T₆ は第 3 図 (b) の時間を示し、また、 MOS トランジスタは全て N チャネル MOS トランジスタとして説明する。また第 3 図

(b) にかいて、明・暗の哲込みについては実験を明、点額を暗で表示する。

まず、外部から入出力選子 D1A を介して画案 セ ル SIIA 化表示データを存込むには、タイミング パルス φ , φ , φ , φ , φ , φ , B 及び タイミング 般 TIA を 接地電圧に、タイミングパルス Φox. Φυ 及び行選 択級 DRIA を高電圧にする。この結果、入出力端 子 DlA から人力される表示信号は MOS トランジス タ 43, 39 及び TrilA を介して表示累子 CllA K 印 加される(Ti)。 MOS トランジスタ TrllA と表示果 子 Clia との接続端子を XDA とすると、 XDA の電 圧は明・暗の表示信号に対応しVpあるいは接地 ' 電圧にたる。 書込み終了後行選択線 DRIA を接地 すると、表示信号が接続端子 XDA 化一時的化記憶 される(T2)。しかし、 MOS トランジスタ TrllA のリーク電流等により、接続端子 XDA の電圧は Vp から低下し、数mS 後に接地されてしまう。そこ で、定常的に表示信号を画案セルに記憶させてお くためには、定期的に接続端子XDAに記憶してい る表示信号を読み出し、センスアンプにより検出・

増幅し、再び替込む必要がある。その手順を以下 に説明する。

まず、タイミングバルス φ_{CA}、φ_{CB}、 行選択線 DR1A, DR1B ~ DRmA, DRmB、タイミングバルス Φp', ΦB. φnB, φnA を接地電位にし、タイミングパルスφο , φλを高電圧にする。その結果、クロスカップル 端子 X、 Y 及び列 選択線 DC1A, DC1B は V_{PC} に充電さ れる(Ta)。次にタイミングパルスのを接地電圧 にした後、行選択線 DRIA 及びタイミングパルス φ_{RA} を高電圧にする(T₄)。この時、列選択線 DC1A及び接続点 XDA が Vp であれば Vpc の電圧の ままてあるが、接続端子 XDA が接地電圧であれば VPC — AV の電圧に低下する。この時、列選択線 DC18 には比較電圧発生回路 40-1 から MOS トラン ジスタ 38 を介して Vpc - ½ 4 V の電圧を供給する。 この時タイミングパルス øa を腐電圧にすると、接 続端子 XDA が Vp であったならば、クロスカップ ル端子の X は Vpc の電圧を保持し、 Y は接地され る。逆に接続端子XDAが接地電圧であったならば X は Vpc- 4 V の 電圧から接地電圧に変化し、 Y は

VPC-12Vpの電圧を保持する。この時再びタイミングパルス が を高電圧にすれば、 X あるいは Y の一方の端子が再び VPC に、他方は接地電圧になり、接続端子 XDA に再び MOS トランシスタ 39 及び Tr11を介して表示信号が書き込まれる (Ts)。即ち、接続端子 XDA の電圧が Vp から MOS トランシスタのリーク等で低下したとしても行選択額 DR1A を高電圧にした時の列選択剤 DC1A の電圧が VPC-12 4Vより高く、かつ、その差をセンスアンが検出・増幅し再書込を行えば、面張 セルに記憶した表示情報を検出・増幅し再書込を行えば、たいに記憶にある。同様に他の画案セルに記憶した表示信号もセンスアンプで検出・増幅し、再書込みを行えば、フレームメモリ等を用いリフレッシュする必要が無くなる。

なお、袋示案子である液晶は直流電圧を印加しておくと特性が劣化する性質がある。そこで、本発明ではセンスアンプが画案セルに再容込みを行う時に、タイミングバルスタ。を接地、 め。を高電圧にし、再啓込信号を反転するとともにタイミン

グ級 T1A を Vp の電圧にする (T6)。 とれにより、 表示 累子 C11A に印加されていた 電圧の極性が反 転される。上記物作を周期的に行うことにより、 表示 累子に印加される 電圧は常に 極性が反転され、 劣化は生じない。この技術は、表示 累子として被 晶を用いた場合のみならず、交流電圧を印加する 必要のある EL (エレクトロルミネッセンス)等 を用いた場合にも有効である。

なお、 画器 せんに 記憶 した袋 示信号を外部に 訳み出 すには、 センスアンプが画素 せんに 再登込を行う時に タイミング パルス øca. øcs を高 延圧にする ことにより、入出力端子 DIA. DIB を介し出力する。

第4図は本発明の他の実施例の構成を示すプロック図である。50は第3図で示した様な記憶機能を有する画素セルより構成される表示パネル、51、52は画素セルを選択するための選択回路、53は制御回路である。外部入力線 54 から表示信号が入力されると、制御回路 53 は制御線 55、56 を介して選択回路 51、52 より目的の画素セルを選

択し、データバス 57 を介して扱示信号を画案セルに書込む。しかし、その後は表示バネル内の画案セルは表示信号を記憶しているため、制 御回路は何ら制御を行う必要も無く、また、リフレッシュのため、フレームメモリも設ける必要が無い。また、本発明によれば、表示バネル内の画案セ

をか、本発明による表示パネルを用いた場合でも、第1回に示したようなフレームメモリを設置した構成も可能である。 この場合、 制御回路は直接表示パネルに表示信号を書込むか、 一旦フレームメモリに書込んだ後、フレームメモリから表示パネルに表示信号を転送するかで表示を行う。 いつれの場合でも、 従来に比べた幅に 制御が容易で、かつ高速に再込むことが可能である。

また、本名明にかける画案セルに第5図で示し

たよりに端子 XD に容量 CB を付加しても動作は同様である。ただし、この場合は端子 XD の容量が大きくなったので、センスアンプが画案セルの表示信号を検出する際の列選択線 DC1A の電圧変化が大きくなるという利点がある。

また、第3図の構成にかて、画架セルに外部から光を照射することにより、画器セルに表示信号を登込むことが可能である。すなわち、第3図にかいて画器セル Sila の接続端子 XDA の電圧がVp である場合、外部から MOS トランジスタ Trila のソースに光を照射すると、少数キャリアの発生は低下し、最終的には接地される。これを利用し、タイミング級 TiA が接地の時光を照射すると接続端子 XDA は Vp から接地となり、すなわち明から 番ことが行われる。逆にタイミング線 TiA が電圧 Vp の時光を照射すると接続端子 XDA は Vp から 同様に接地されるが、 この場合は暗から明への表示信号の哲込みは、 実示バネルが図形人

力装置にもなり非常に有益である。なか、この光等による哲込みの効率化を図るため、第 6 図に示すようにダイオート D を接続端子 XD に接続するのも有効である。この場合はダイオート D に光を照射すれば同様の動作を行う。なか、上記説明では哲込みに光を用いたが、小数キャリアを発生でされば熱、電子線等を用いても同様な動作が可能である。

(効果)

提供できる。さらに、表示バキル全国に人力した いバタンの光を照射することにより、容易に2 次 元表示信号の入力が可能となる。

4. 図面の簡単な説明

第 1 図は従来の画像表示装置の構成を示す図、第 2 図は従来のアクティフマトリックス回路を示す図、第 3 図 (a) は本発明の一実施例の回路図、第 3 図 (b) はタイミング図、第 4 図は本発明の他の突
施例の構成を示すプロック図、第 5 図及び第 6 図は本発明に使用する画案セルの実施例を示す図である。


 特許出額人 日本電信電話公社

代理人 星野 包



岩 上 が


第 | 図




第 2 図

G DRJ

D S 2!





特別昭60-222895 (フ)

